MyChip Station는 windows에서 engineering workstation처럼 정교한 physical design을 할 수 있는 IC Design Solution입니다.
Layout editor인 LayEd는 Customizable Polygon 기반으로 Mask제작에 필요한 모든 도형을 설계할 수 있으며 Command방식으로 신속하고 편리하게 디자인 할 수 있는 full custom IC layout editor입니다.
Physical design verification에는 design rule을 검사하는 MyDRC와 layout과 schematic 의 Netlist를 비교하는 MyLVS로 구성되어 있으며 Parasitic information 과Netlist를 추출하는 LayNet도 포함되어 있습니다.
이러한 Verification Tool은 사용자가 정의한 룰 파일을 사용할 수 있으며 DRACULA™ 과 호환 할 수 있습니다.
마지막으로 CifGDS는 industry standard (GDS II, CIF, DXF)를 사용하여 layout data를import, export 할 수 있으며 industry standard의 상호변환도 가능합니다.
  LayEd : IC, MEMS, FPD Layout Editor
  MyDRC : Hierarchical Design Rule Checker
  LayNet : Hierarchical SPICE Netlist Extractor & Electrical Rule Checker (ERC)
  MyLVS  : Layout vs. Schematic Netlist Comparator
  CifGDS  : CIF / GDSII / DXF Translator
 

순수국내기술로 개발
 
i. 1990년 국내최초로 개발, 국내 유일의 EDA Tool
 

Windows 환경에서 운영
 
i. 타 프로그램의 경우 UNIX, LINUX 환경에서 운영
ii.사용의 편리성, 접근성 용이
iii.초보자들이나 학교에서도 쉽게 배우고 사용
 

포토마스크제작 전용 프로그램
 
i. 일반CAD는 Layer 가 물질구성이 아니라 단순색상을 표현.
ii. 최종 결과 포맷의 차이 (표준포맷 : GDSll)
 
MEMS, FPD 등의 설계지원
 
i. 다양한 Editing기능으로 어떠한 도형도 설계가능
ii. VBS (Visual Basic Script)사용으로 복잡하고 대량의 도형 설계가능
 
다양한 포맷(GDSll, DXF, CIF)을 지원
 
i. AutoCAD의 DXF 호환가능 (DWG 추가예정)
ii. Cadence, Synopsys등의 GDSll 호환가능
iii. DXF, GDSll간의 상호 호환가능